VerilogHDLで書き始めのテンプレートeclipseのveditor(http://sourceforge.net/projects/veditor/)を入れて Window>Preferences>Verilog/VHDL Editor>Templatesで補完候補に登録しておくと幸せになれる。 /* * module: ${name} * Date:${date} * Author: ${u…